DIGITAL INTEGRATED SYSTEM ARCHITECTURES

Obiettivi formativi

CONOSCENZA E COMPRENSIONE. Circuiti digitali VLSI, progettazione RTL, VHDL, architetture di microprocessori CAPACITÀ APPLICATIVE. Progetto di circuiti digitali, sintesi su FPGA/ASIC, progetto/programmmazione di microprocessori AUTONOMIA DI GIUDIZIO. Valutazione delle scelte progettuali e delle tecnologie da utilizzare. ABILITÀ DI COMUNICAZIONE. Stesura di specifiche e modelli simulabili. CAPACITÀ DI APPRENDERE. Qualsiasi successivo approfondimento su circuiti digitali, architetture e programmazione.

Canale 1
MAURO OLIVIERI Scheda docente
FRANCESCO MENICHELLI Scheda docente

Programmi - Frequenza - Esami

Programma
- Digital circuit simulation with NGSPICE - VHDL simulation with Modelsim - RTL synthesis on FPGA: synthesizable VHDL, synthesis with Xilinx - RTL synthesis on ASIC: synthesis with Synopsys Design Compiler
Prerequisiti
Digital electronic circuits, VHDL language programming.
Testi di riferimento
The laboratory is based on course handouts dristributed on elearning.uniroma1.it
Frequenza
Mandatory attendance for the laboratory experiences
Modalità di esame
Written open questions on the applications developed during the laboratory.
Modalità di erogazione
Frontal lectures in classroom
  • Codice insegnamento10589407
  • Anno accademico2025/2026
  • CorsoIngegneria Elettronica - Electronics Engineering
  • CurriculumElectronics Engineering (percorso valido anche ai fini del conseguimento del doppio titolo italo-statunitense o italo-francese) - in lingua inglese
  • Anno1º anno
  • Semestre2º semestre
  • SSDING-INF/01
  • CFU9